

PCI-052

RS422/ RS485

AIBUS-2

Důležité upozornění !

Při zacházení s kartou dbejte zásad manipulace s obvody citlivými na poškození elektrostatickým nábojem.

Instalaci provádějte zásadně při vypnutém počítači a vždy odpojte síťový kabel a přívodní vodiče karty !

Při nedodržení uvedených pravidel může dojít k trvalému poškození citlivých obvodů PC karty nebo celého počítače.

Uživatelská příručka a její součásti jsou autorským dílem chráněným ustanovením zákona č. 35/1965 Sb. o dílech literárních, vědeckých a uměleckých (Autorský zákon) ve znění zákona č. 89/1990 Sb., zákona č. 468/1991 Sb., zákona č. 318/1993 Sb., zákona č. 237/1995 Sb. a zákona č. 86/1996 Sb.

Všechna jména a názvy použité v textu mohou být chráněnými známkami nebo obchodními názvy výrobků příslušných firem.

© 1994-1998 TEDIA spol. s r. o.

Záruční a pozáruční servis:

TEDIA spol. s r. o., P.O.BOX 40, 312 90 Plzeň 12

telefon: 019 7478168
fax: 019 7478169
hotline: 0603 442786
e-mail: tedia@tedia.cz
internet: <http://www.tedia.cz>

Obsah

1.	Úvodní popis	
1.1.	Charakteristika	I - 1
2.	Technické parametry	
2.1.	Komunikační linka	I - 2
2.2.	Řídicí logika	I - 2
2.3.	Logika přerušení	I - 2
2.4.	Ostatní údaje	I - 2
3.	Instalace karty	
3.1.	Úvod	I - 3
3.2.	Nastavení bázové adresy	I - 3
3.3.	Konfigurace EEPROM	I - 3
3.4.	Vlastní instalace	I - 3
3.5.	Rozmístění spínačů a konektorů	I - 3
3.6.	Zapojení konektoru	I - 3
4.	Popis registrové struktury	
4.1.	Popis adresového dekodéru	I - 4
4.2.	Seznam registrů	I - 4
4.3.	RAMReg	I - 4
4.4.	ADRReg	I - 4
4.5.	IRQReg	I - 4
4.6.	CLRReg	I - 5
4.7.	CWReg	I - 5
5.	Programová obsluha	
5.1.	Úvod	I - 6
5.2.	Inicializace řídicího mikropočítače	I - 6
5.3.	Inicializace logiky přerušení	I - 6
5.4.	Přenos dat	I - 6
5.5.	Ukončení činnosti	I - 6
6.	Popis firmware	
6.1.	Úvod	I - 7
6.2.	Pracovní režimy	I - 7
6.3.	Režim "setup"	I - 7
6.4.	Režim "komunikace"	I - 8

Přílohy:

Příloha II - tabulky

Příloha III - obrázky

1. Úvodní popis

1.1. Charakteristika

PCI-052 je komunikační karta s jedním portem standardu RS422/RS485 určená pro podporu stavebnice externích modulů distribuovaných systémů monitorování a řízení technologických procesů "MICROUNIT SERIE".

K základním přednostem karty patří zejména autonomní obsluha komunikační linky a tedy i zjednodušená podpora ze strany aplikačního programu bez zvláštních nároků na přesné časování RS485 s protokolem **AIBUS-2**.

Vnitřní struktura karty je zakreslena na obrázku Obr.1.

PC karta PCI-052 obsahuje:

- řídicí mikropočítač s integrovaným řadičem komunikační linky a opticky oddělenými budiči standardu RS422/RS485
- dvoubránovou paměť pro obousměrný přenos příkazů a dat mezi PC a řídicím mikropočítačem umožňující současný oboustranný přístup
- programovatelnou logiku přerušení se širokou podporou kanálů přerušení
- firmware s podporou komunikačního protokolu **AIBUS-2**
(rychlý a spolehlivý binární protokol se síťovou podporou až 256 jednotek)

2. Technické parametry

2.1. Komunikační linka

komunikační linka:	RS485	(dvouvodičové vedení)
	RS422	(čtyřvodičové vedení)
maximální přenosová rychlost:	115,2 kBd	
izolační napětí:	1000 V max.	(U_{SS} nebo U_{pp})

2.2. Řídicí logika

typ mikroočítače:	AT89C52
pracovní kmitočet:	18,432 MHz
kapacita dvoubránové paměti:	256 B
kapacita EEPROM paměti:	512 B
časovač "watchdog":	200 ms

2.3. Logika přerušení

zdroj signálu přerušení:	ukončení komunikace
IRQ kanál:	IRQ 3, 4, 5, 10, 11, 12, 15
volba IRQ kanálu:	programová

2.4. Ostatní údaje

sběrnice:	ISA	(62 + 36 pin)
I/O adresa:	$200_{H} \div 3FC_{H}$	(128 intervalů)
délka intervalu obsazených adres:	4	
napájení:	5V	(max. 500 mA)
rozměry:	cca 85 x 130 mm	

3. Instalace karty

3.1. Úvod

Při výrobě bylo dbáno na dosažení vysoké kvality a spolehlivosti, rovněž byla věnována pozornost důkladné kontrole a nastavení před expedicí. Aby nedošlo ke snížení jakosti či poškození při instalaci, doporučujeme Vám pečlivě prostudovat tuto příručku a postupovat podle uvedeného návodu.

3.2. Nastavení bázové adresy

Bázovou adresu karty lze nastavit v rozsahu $200_{\text{H}} \div 3\text{FC}_{\text{H}}$. Volba se provádí spínačem SW1; význam segmentů je vyznačen v tabulce Tab.1. Při volbě je však třeba dbát, aby nedošlo ke kolizi s ostatními instalovanými I/O zařízeními (viz tabulka Tab.2.).

3.3. Konfigurace EEPROM

Na desce je instalována EEPROM pro uložení konfiguračních dat po dobu výpadku napájecího napětí; tato data jsou načítána do dvoubránové paměti, resp. do paměti mikro počítače po spuštění firmware.

Z důvodu dosažení nejvyšší spolehlivosti lze zápis do EEPROM zablokovat a tak zabránit případné ztrátě konfiguračních dat. Funkce je konfigurována segmentem S1 spínače SW1. V poloze "OFF" je zápis do EEPROM povolen, v poloze ON naopak zablokován.

3.4. Vlastní instalace

Instalaci karty provádějte zásadně při vypnutém počítači a dodržujte zásady pro manipulaci s obvody citlivými na poškození elektrostatickým nábojem. S kartou manipulujte za okraje a nedotýkejte se prsty součástí. Nakonfigurovanou kartu zasuňte po předchozím vyjmutí krycího štítku do volné pozice pro rozšiřující desky počítače a zajistěte šroubem.

3.5. Rozmístění spínačů a konektorů

Na obrázku Obr.2. je vyznačeno rozmístění důležitých prvků na kartě; význam spínačů je zřejmý z předdešlého textu, popis konektorů je uveden v dalších odstavcích.

3.6. Zapojení konektoru

Zapojení vývodů konektoru komunikační linky je zakresleno na obrázku Obr.3., význam jednotlivých vývodů je popsán v tabulce Tab.3. Základy obvodového řešení komunikační linky standardu RS485 a RS422 pak objasňují obrázky Obr.4. a Obr.5.



Typ komunikační linky RS422/RS485 je volen programově; implicitně nastavení je RS485.

4. Popis registrové struktury

4.1. Popis adresového dekodéru

Adresový dekodér umožňuje nastavení báze adresy karty v rozsahu 200_{H} až 3FC_{H} ; karta obsazuje souvislý interval 4 adres.

Kromě obvyklého adresování I/O prostoru sběrnice ISA je pro obsluhu dvoubránové paměti využito metody nepřímé adresace umožňující zásadní redukci obsazených I/O adres. Tato paměť je využita k předávání dat a příkazů mezi PC a řídicím mikropočítačem v průběhu komunikace.

Struktura adresového prostoru karty PCI-052 je vyznačena v tabulce Tab.4.; význam jednotlivých registrů bude popsán v následujících odstavcích.

Rozdělení nepřímě adresované oblasti (DPRAM) je uvedeno v tabulce Tab.5.

4.2. Seznam registrů

Kromě již uvedených dvoubránové paměti, využívající ke své činnosti dvě I/O adresy, je pro základní ovládání karty vyhrazen jeden řídicí registr. Na mikropočítač pak bezprostředně navazují obvody přerušení obsazující dva registry.

registr	operace	popis
RAMReg	R / W	datový registr DPRAM
ADRReg	W	adresový registr DPRAM
IRQReg	W	volba kanálu přerušení
CLRReg	R	nulování příznaku přerušení
CWReg	W	řídicí registr karty

4.3. RAMReg (Base+0, R/W)

Prostřednictvím této I/O adresy je zpřístupněn celý adresový prostor dvoubránové paměti. Protože obsah registru představuje přímo data paměťové buňky DPRAM, je popis vnitřní struktury a význam uveden v kapitole věnované programové obsluze.

4.4. ADRReg (Base+1, W)

Prostřednictvím tohoto registru je adresován celý prostor dvoubránové paměti. Protože obsah registru představuje přímo adresu paměťové buňky RAM v celém rozsahu $0\div 255$, není další popis struktury registru potřebný.


4.5. IRQReg (Base+2, W)

Tento registr slouží k volbě kanálu přerušení a současně ke globální aktivaci odpovídající řídicí logiky; registr je po resetu PC nulován.

Struktura tohoto registru je následující:

D7	D6	D5	D4	D3	D2	D1	D0
---	---	---	---	---	IRQ_2	IRQ_1	IRQ_0

IRQ_x	signály registru aktivují kanál přerušení ISA sběrnice
000	žádný IRQ kanál není aktivní
001	aktivován kanál IRQ 3
010	aktivován kanál IRQ 4
011	aktivován kanál IRQ 5
100	aktivován kanál IRQ 10
101	aktivován kanál IRQ 11
110	aktivován kanál IRQ 12
111	aktivován kanál IRQ 15

 *Nevyužité bity nemají žádný význam a jsou rezervovány pro rozšíření funkcí; z důvodu dopředné kompatibility lze doporučit jejich nastavení do logické úrovně "0".*

4.6. CLRReg (Base+2, R)

Čtením tohoto registru je vynulován příznak přerušení; přenášená data nemají definován žádný význam.


4.7. CWReg (Base+3, W)

Tento registr slouží k ovládání základních funkcí komunikační karty; registr je po resetu PC nulován.

Struktura tohoto registru je následující:

D7	D6	D5	D4	D3	D2	D1	D0
---	---	---	---	---	---	---	RUN

RUN	bit ovládá signál RST mikro počítače
0	mikro počítač "resetován"
1	mikro počítač aktivní

 *Nevyužité bity nemají žádný význam a jsou rezervovány pro rozšíření funkcí; z důvodu dopředné kompatibility lze doporučit jejich nastavení do logické úrovně "0".*

5. Programová obsluha

5.1. Úvod

Programovou obsluhu karty lze rozdělit do čtyř fází:

1. inicializace řídicího mikropočítače
2. inicializace logiky přerušení
3. vlastní komunikace - přenos dat v síti jednotek AIBUS-2
4. ukončení činnosti, uvolnění IRQ kanálu

Jednotlivé fáze jsou postupně popsány v následujících odstavcích.

5.2. Inicializace řídicího mikropočítače

Inicializace je zahájena spuštěním instalovaného firmware nastavením do režimu "RUN". Firmware mikropočítače postupně vykonává tyto funkce:

- buňku DPRAM s adresou 255 nastaví na hodnotu 255 (tzn. FF_H) (provedeno cca 10 μ s po zahájení inicializace, tzn. zápisu do CWReg)
- přenesou konfigurační data z EEPROM do DPRAM v rozsahu adres 0 ÷ 253
- buňku DPRAM s adresou 254 vynuluje
- po ukončení inicializace (cca 40 ms) firmware přechází do klidového režimu (signalizováno vynulováním buňky DPRAM s adresou 255)

Po ukončení inicializace jsou dostupné všechny konfigurační funkce (zápis nebo čtení EEPROM, modifikace přenosových parametrů apod.) nebo lze postoupit k inicializaci logiky přerušení, popř. přímo k obsluze komunikace.

5.3. Inicializace logiky přerušení

K programování logiky přerušení lze přistoupit po korektně ukončené inicializační fázi řídicího mikropočítače. Postup se skládá ze dvou kroků:

- vynulování event. nastaveného příznaku přerušení čtením registru CLRReg (tento příznak může být nastaven z předchozího provozu)
- aktivace požadovaného kanálu přerušení zápisem do IRQReg

5.4. Přenos dat

Programová podpora přenosu dat je závislá na verzi implementovaného firmware a je proto popsána v samostatné kapitole. Z obecného hlediska se jedná o přenos dat, příkazů a stavových informací prostřednictvím dvoubránové paměti.

5.5. Ukončení činnosti

V tomto kroku je nutné postupně ukončit běh mikropočítače nulováním bitu "RUN" v registru CWReg, deaktivovat kanál přerušení vynulováním registru IRQReg a vynulovat event. příznak přerušení čtením registru CLRReg. Po těchto krocích se karta nachází ve stavu totožném jako po zapnutí, resp. resetu počítače.

6. Popis firmware

6.1. Úvod

Dále uvedený popis odráží stav firmware verze 1.1 a uvedené funkce budou podporovány i dalšími verzemi. Funkce, které budou implementovány do nových verzí, budou dokumentovány podle rozsahu změn v dodatcích uživatelské příručky, v souborech na disketě nebo v samostatné příručce.

6.2. Pracovní režimy

Firmware karty má implementovány dva pracovní režimy; "setup" a "komunikace"; k jejich volbě slouží registr *Režim*, tzn. buňka DPRAM na adrese 255.

Režim "0", tzn. "setup", umožňuje čtení a zápis do EEPROM paměti; režim "1", tzn. režim "komunikace", je pak určen pro přenos dat prostřednictvím sítě AIBUS-2.

6.3. Režim "setup"

Pro režim "setup" jsou vyhrazeny základní buňky DPRAM s adresami 254 a 255, tedy buňky nazvané *Režim* a *Povel*.

Registr "režim" obsahuje číslo režimu, tzn. "0". Registr "povel" je pak určen pro uložení požadované funkce. Zbývající prostor DPRAM je k dispozici interpreteru vykonávané funkce a je tedy závislý na jejím typu.

Režim "setup" má implementovány tyto funkce:

- 1 čtení jedné buňky z konfigurační paměti EEPROM
rozdělení DPRAM: 0 = adresa buňky EEPROM
1 = načtená data z EEPROM
- 2 zápis jedné buňky konfigurační paměti EEPROM
rozdělení DPRAM: 0 = adresa buňky EEPROM
1 = zapisovaná data z EEPROM
- 3 čtení typu a verze firmware
rozdělení DPRAM: 0 = první znak textového řetězce
1 = druhý znak textového řetězce
.....
31 = 32. znak textový řetězce
- 4 přenos celého obsahu EEPROM do DPRAM (v rozsahu adres 0÷253)
rozdělení DPRAM: 0 = data načtená z buňky EEPROM s adresou 0
1 = data načtená z buňky EEPROM s adresou 1
.....
253 = data načtená z buňky EEPROM s adresou 253
- 5 přenos celého obsahu DPRAM do EEPROM (v rozsahu adres 0÷253)
rozdělení DPRAM: 0 = data zapisovaná do buňky EEPROM s adresou 0
1 = data zapisovaná do buňky EEPROM s adresou 1
.....
253 = data zapisovaná do buňky EEPROM s adresou 253

Obsluha interpreteru funkce je vyvolána zápisem čísla funkce do registru "povel". Ukončení funkce je signalizováno vynulování tohoto registru; je-li aktivována logika přerušování, dojde i k vyvolání IRQ obsluhy.

Příklad - zápis data 123 do EEPROM na adresu 77:

1. zápis "77" do DPRAM na adresu "0"
2. zápis "123" do DPRAM na adresu "1"
3. zápis "2" do DPRAM do registru *Povel*)
4. čekací smyčka až do vynulování registru *Povel* procesorem karty
5. celý zápis trvá cca 5 ms

6.4. Režim "komunikace"

Tento režim je určen pro vlastní přenos dat prostřednictvím sítě AIBUS-2.

Rozdělení dvoubránové paměti je uvedeno v tabulce Tab.5.

Význam registrů *Režim* a *Povel* je totožný s pracovním režimem "setup", doplněny jsou registry s názvy *Baud* a *TimeOut*. Oba registry jsou v průběhu inicializace nastaveny na hodnoty uložené v konfigurační EEPROM paměti.

Registr *Baud* je vyhrazen pro volbu přenosové rychlosti a jeho význam objasňuje tabulka Tab.6.

Registr *TimeOut* je určen pro nastavení maximální časové odezvy jednotky; pokud odpověď jednotky není přijata kartou PCI-052 do uplynutí nastaveného časového intervalu, je jednotka považována za nepřítomnou. Čas je zadáván ve desetinách milisekundy a parametr lze proto nastavit v rozsahu 0÷25,5 ms.

Kromě uvedených registrů má každý datový blok vyhrazen proměnnou *Sts_x*, která signalizuje korektnost přijatých dat; význam je uveden v tabulce Tab.7.

Režim "komunikace" má implementovány tyto funkce:

- 1 komunikace s parametry prvního datového bloku
- 2 komunikace s parametry druhého datového bloku
- 3 komunikace s parametry třetího datového bloku
- 4 komunikace s parametry čtvrtého datového bloku
- 5 komunikace s parametry pátého datového bloku
- 6 komunikace s parametry šestého datového bloku
- 7 komunikace s parametry sedmého datového bloku

Z hlediska programové obsluhy jsou všechny funkce s výjimkou paměťového prostoru zcela totožné a jejich algoritmus lze popsat v níže uvedených bodech:

1. Aplikační program uloží do DPRAM vysílané znaky podle specifikace AIBus-2 a následně do registru *Povel* číslo datového bloku.

2. Firmware verifikuje obsah vysílaných znaků, doplní ochranný kód CRC16 a zprávu vyšle na linku.
3. Nastaví časovač podle parametru v registru *TimeOut* a očekává zprávu.
4. Po přijetí zprávy, resp. uplynutí času *TimeOut*, přenesení přijatá data do DPRAM, ověří korektnost CRC16 a podle výsledku nastaví parametr *Sts_x*
5. Vynuluje registr *Povel*, resp. nastaví příznak a vyvolá obsluhu přerušení.

Příklad - komunikace s 1. blokem:

1. do oblasti DPRAM 0÷7 zapsat požadovanou zprávu
2. do registru *Povel* zapsat "1"
3. vyčkat na vynulování registru *Povel*
4. ověřit platnost vyhodnocením registru *Sts_1* prvního bloku
5. načíst data z bloku (DPRAM, adresa 8÷15)
(není-li status registr bloku nulový, blok paměti obsahuje předešlá data)

SW1							bázová I/O adresa karty (BASE)
SW1 - 2	SW1 - 3	SW1 - 4	SW1 - 5	SW1 - 6	SW1 - 7	SW1 - 8	
ON	ON	ON	ON	ON	ON	ON	200 _H
ON	ON	ON	ON	ON	ON	OFF	204 _H
...
OFF	ON	ON	ON	ON	ON	ON	300 _H
OFF	ON	ON	ON	ON	ON	OFF	304 _H
...
OFF	OFF	OFF	OFF	OFF	OFF	ON	3F8 _H
OFF	OFF	OFF	OFF	OFF	OFF	OFF	3FC _H

Tab.1. SW1 - volba bázové adresy karty (implicitně 300_H).

Segment SW1-1 je rezervován pro blokování zápisu do EEPROM (ve stavu ON).

Počáteční adresa	Koncová adresa	I/O zařízení
200 _H	207 _H	adapter pro hry
278 _H	27F _H	2. tiskárna
2F8 _H	2FF _H	2. adapter asynchronní komunikace
300 _H	31F _H	prototypová deska
360 _H	36F _H	rezerva
378 _H	37F _H	1. tiskárna
380 _H	38F _H	synchronní komunikace SDLC
3A0 _H	3AF _H	synchronní komunikace BSC
3B0 _H	3BF _H	monochromatický display + tiskárna
3C0 _H	3CF _H	rezerva
3D0 _H	3DF _H	barevný display
3F0 _H	3F7 _H	řadič disket
3F8 _H	3FF _H	1. adapter asynchronní komunikace

Tab.2. Seznam standardních adres I/O zařízení.

funkce	PIN	PIN	funkce
GND	C1		
+Z1 (pro pin C6)	C2	C6	+RX (RS422)
-Z1 (pro pin C7)	C3	C7	-RX (RS422)
+Z2 (pro pin C8)	C4	C8	+TX/RX (RS422/485)
-Z2 (pro pin C9)	C5	C9	-TX/RX (RS422/485)

Tab.3. Zapojení vývodů konektoru Cannon 9.



Piny C6 a C7 jsou určeny pro linku RS422, C8 a C9 jsou společné pro RS422 i RS485. Na piny C2 ÷ C5 jsou interně zapojeny na normalizované zakončovací impedance.

ADRESA	čtení (R)	zápis (W)
Base + 0	RAMReg	
Base + 1	-----	ADRRReg
Base + 2	CLRReg	IRQReg
Base + 3	-----	CWReg

Tab.4. Vnitřní struktura adresového prostoru karty.

adresa	registr	význam
0	BLK_0_TX0	datový blok 0, první vyslaný znak
1	BLK_0_TX1	datový blok 0, druhý vyslaný znak
.....
6	BLK_0_TX6	datový blok 0, sedmý vyslaný znak
7	BLK_0_TX7	datový blok 0, osmý vyslaný znak
8	BLK_0_RX0	datový blok 0, první přijatý znak
9	BLK_0_RX1	datový blok 0, druhý přijatý znak
.....
14	BLK_0_RX6	datový blok 0, sedmý přijatý znak
15	BLK_0_RX7	datový blok 0, osmý přijatý znak
16	NC	nevyužito - rezerva
.....
30	NC	nevyužito - rezerva
31	BLK_0_Sts_0	příznak přijaté zprávy
32 ÷ 63	BLK_1_xxx	datový blok 1, struktura shodná s blokem 0
64 ÷ 95	BLK_2_xxx	datový blok 2, struktura shodná s blokem 0
96 ÷ 127	BLK_3_xxx	datový blok 3, struktura shodná s blokem 0
128 ÷ 159	BLK_4_xxx	datový blok 4, struktura shodná s blokem 0
160 ÷ 191	BLK_5_xxx	datový blok 5, struktura shodná s blokem 0
192 ÷ 223	BLK_6_xxx	datový blok 5, struktura shodná s blokem 0
224	NC	nevyužito - rezerva
.....
250	NC	nevyužito - rezerva
251	Type	volby typu komunikační linky (RS422/RS485)
252	TimeOut	parametr komunikace
253	Baud	parametr komunikace
254	povel	příkazová proměnná firmware
255	režim	příkazová proměnná firmware

Tab.5. Struktura adresového prostoru dvoubránové paměti ve režimu "komunikace".




Registr **Type** je implicitně nastaven na hodnotu "0" odpovídající volbě linky RS485.
Nastavením na hodnotu "1" je aktivována linka RS422.

<i>Baud</i>	
<i>obsah</i>	<i>komunikační rychlost</i>
<i>00_H</i>	<i>600 Bd</i>
<i>01_H</i>	<i>1200 Bd</i>
<i>02_H</i>	<i>2400 Bd</i>
<i>03_H</i>	<i>4800 Bd</i>
<i>04_H</i>	<i>9600 Bd</i>
<i>05_H</i>	<i>19200 Bd</i>
<i>06_H</i>	<i>38400 Bd</i>
<i>07_H</i>	<i>57600 Bd</i>
<i>08_H</i>	<i>115200 Bd</i>


Tab.6. Význam registru *Baud*.

<i>Sts_x</i>	
<i>obsah</i>	<i>chybové hlášení</i>
<i>00_H</i>	<i>zpráva přijata korektně</i>
<i>01_H</i>	<i>chybná přenosová rychlost v registru Baud</i>
<i>02_H</i>	<i>timeout příjmu - odpověď nezahájena</i>
<i>03_H</i>	<i>timeout příjmu - odpověď nedokončena</i>
<i>04_H</i>	<i>chyba parity příjmu</i>
<i>05_H</i>	<i>chyba CRC16 příjmu</i>

Tab.7. Význam registru *Blk_x_Sts_x*.




Obr.1. Vnitřní struktura karty PCI-052.





Obr.2. Rozmístění důležitých prvků na desce PCI-052.

- LD1 signalizační LED (TXD - vysílaná data)
- LD2 signalizační LED (RXD - přijímaná data)




Obr.3. Schema interního zapojení signálů karty PCI-052.

 Volba typu linky (RS422|RS485) je prováděna programovou konfigurací PC karty.



Obr.4. Schema zapojení linky standardu RS485.



Obr.5. Schema zapojení linky standardu RS422.

